SABER-ULA, Universidad de Los Andes - Mérida - Venezuela >
Facultades >
Facultad de Ingeniería >
Artículos, Pre-prints (Facultad de Ingeniería) >


Título: Memorias del Congreso Latinoamericano de Computación de Alto Rendimiento (CLCAR) - Bio-FPGA: una plataforma computacional masivamente paralela y fuertemente bioinspirada implementada en hardware reconfigurable
Otros Títulos: Bio-FPGA: a massively parallel, strongly bioinspired platform implemented in reconfigurable hardware
Autores: Parra Plaza, Jaime Alberto
Correo Electrónico: jparra@puj.edu.co; japarra@univalle.edu.co
Editor: SABER ULA
Resumen: Bio-FPGA: una plataforma computacional masivamente paralela y fuertemente bioinspirada implementada en hardware reconfigurable. (Parra Plaza, Jaime Alberto) Resumen En la búsqueda de arquitecturas que exploten el procesamiento concurrente, los sistemas bioinspirados son una propuesta interesante. Sin embargo, existe en ellos un componente secuencial que impide el paralelismo real. Por otra parte, los sistemas multiprocesador se enfrentan a problemas como la sincronización, los recursos compartidos y la coherencia de la información. Este artículo describe un modelo computacional inteligente, inspirado en el sistema citoplasmático, que implica un paralelismo explícito y que elimina las dificultades mencionadas al excluirlas del modelo. Con miras a evaluar su viabilidad, una implementación en una FPGA ha sido diseñada. Bio-FPGA: a massively parallel, strongly bioinspired platform implemented in reconfigurable hardware.(Parra Plaza, Jaime Alberto) Abstract In searching architectures for exploiting concurrent processing, bioinspired systems are an interesting approach. However, there exists in them a sequential component that restrains true parallelism. On the other hand, multiprocessor systems face problems such as synchronization, shared resources, and information coherence. This paper describes an intelligent computational model, inspired in the cytoplasmic system, that implies an explicit parallelism and that eliminates the aforementioned difficulties by excluding them form the model. In order to evaluate its viability, an implementation in an FPGA has been designed. Ponencia publicada en: Memorias del Congreso Latinoamericano de Computación de Alto Rendimiento (CLCAR) Santa Marta, Colombia 13 al 18 de agosto 2007. J.C. Jaime y G. Díaz (editores), Publicaciones Univ. Industrial de Santander, Bucaramanga, Colombia (2007).
Fecha: 18-Jun-2008
Palabras Claves: Memorias
Computación
URI: http://www.saber.ula.ve/handle/123456789/16012
Aparece en colecciones:Artículos, Pre-prints (Facultad de Ingeniería)
Articulos, Pre-prints (Facultad de Ciencias)

Archivos en estos artículos:

Archivo Descripción TamañoFormato
parra.pdf119.61 kBAdobe PDFVer/Abrir
resumen.htm2.14 kBHTMLVer/Abrir

Todos los artículos en Dspace están protegidos con Derecho de Autor, todos los derechos reservados, a menos que se indique lo contrario.

 

Licencia Creative Commons
Todos los documentos publicados en este repositorio se distribuyen bajo una
Licencia Creative Commons Atribución-NoComercial-CompartirIgual 3.0 Venezuela.

Repositorio Institucional de la Universidad de Los Andes, Mérida, Venezuela - Comentarios
Software DSpace Copyright © 2002-2007 MIT and Hewlett-Packard -
DSpace Add-on Statistics of RepositóriUM © University of Minho.