• español
    • English
    • français
    • português (Brasil)
  • English 
    • español
    • English
    • français
    • português (Brasil)
  • Login
Universidad de Los Andes

  • Home
  • Colleges and schools
  • Research Units
  • Researchers
  • Electronic Journals
  • Postgrados
  • Events
View Item 
  •   SaberULA Institutional Repository of the Universidad de Los Andes, Mérida - Venezuela: Home
  • Facultades
  • Facultad de Ingeniería
  • Tesis de Postgrado (Facultad de Ingeniería)
  • View Item
  •   SaberULA Institutional Repository of the Universidad de Los Andes, Mérida - Venezuela: Home
  • Facultades
  • Facultad de Ingeniería
  • Tesis de Postgrado (Facultad de Ingeniería)
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Diseño e implementación de un microprocesador en pedazo de 8 bits (DMN-8M)

Thumbnail
View/Open
tesis_torrens.pdf (1008.Kb)
Date
2011-06-08
Author
Moreno Caldera, Yaneth
Palabras Clave
Arquitectura de computadores, FPGA, SystemC, VHDL, Multi-CPUs, Tesis PGCOMP
Metadata
Show full item record
Compartir por...
| | |
Abstract
A través del presente trabajo de grado se consiguió diseñar un microprocesador de 8 bits para el desarrollo de un sistema de procesamiento de Multi-CPUs como reto al procesamiento primordial masivamente paralelo de las aplicaciones actualmente en desarrollo. El microprocesador, bautizado como DMN-8M será implementado como parte de esta tesis en tecnología Field-Programmable Gate Array (FPGA). El diseño de un microprocesador implica varias fases tecnológicas para su implementación. La inicial es conocida como La Fase de Arquitectura, donde se realiza la definición funcional según las especificaciones del mercado y de la ingeniería. Esta definición funcional es organizada bajo un flujo de movimiento de información que permite ejecutar cada función requerida. El Lenguaje SystemC será el utilizado para cumplir con la especificación funcional de la arquitectura del microprocesador. La siguiente fase, es una fase que se orienta hacia la tecnología FPGA, para eso realizará la especificación tecnológica del modelo RTL bajo el lenguaje tecnológico VHDL. Esta especificación en VHDL debe ser validada con el modelo SystemC y así proseguir a compilarlo en el ambiente de desarrollo de la tecnología FPGA de la compañía XILINX para su implementación en una tarjeta XILINX Virtex2Pro. La integración del circuito FPGA debe ser a continuación validada electrónica, lógica y funcionalmente basado en el reloj del sistema para definirlo como el prototipo final del microprocesador. Esta máquina de multi-CPUs tendrá como objetivo principal el hacer frente a las aplicaciones de programación paralela que se están presentando en grandes cantidades en el momento actual.
URI
http://www.saber.ula.ve/handle/123456789/33289
Collections
  • Tesis de Postgrado (Facultad de Ingeniería)
Información Adicional
GradoMagister Scientiae en Computación
InstituciónUniversidad de Los Andes
TutoresPáez Monzón, Gerard

Univesidad de Los Andes

  • Rectorado
  • Vicerectorado Académico
  • Vicerectorado Administrativo
  • Secretaría

Document navigation

  • Por Fecha de Publicación
  • Por Autores
  • Por Títulos
  • Por Palabras Clave

Frequent questions

  • ¿Cómo publicar?
  • ¿Cómo enviar o actualizar información?
  • ¿Cuál es la Licencia de Depósito de documentos en SaberULA?
  • ¿Qué es un Repositorio Institucional (RI)?
  • ¿Cómo obtengo RSS por tipo de documentos?

Locate us

  • emailinfo@saber.ula.ve
  • +58-0274-252.41.92
  • Mérida - Venezuela

Follow us

facebook  twitter  googleplus 

Contact Us | Send Feedback

Licencia Creative Commons Todos los documentos publicados en este repositorio se distribuyen bajo una
Licencia Creative Commons Atribución-NoComercial-CompartirIgual 3.0 Venezuela .

SaberULA Repositorio Institucional de la Universidad de Los Andes, Mérida, Venezuela 2018.

DSpaceDSpace software copyright © 2002-2016  DuraSpace.
Theme by  Atmire NV

 

 

Browse

All of Saber-ULACommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

Login

Statistics

View Usage Statistics

Univesidad de Los Andes

  • Rectorado
  • Vicerectorado Académico
  • Vicerectorado Administrativo
  • Secretaría

Document navigation

  • Por Fecha de Publicación
  • Por Autores
  • Por Títulos
  • Por Palabras Clave

Frequent questions

  • ¿Cómo publicar?
  • ¿Cómo enviar o actualizar información?
  • ¿Cuál es la Licencia de Depósito de documentos en SaberULA?
  • ¿Qué es un Repositorio Institucional (RI)?
  • ¿Cómo obtengo RSS por tipo de documentos?

Locate us

  • emailinfo@saber.ula.ve
  • +58-0274-252.41.92
  • Mérida - Venezuela

Follow us

facebook  twitter  googleplus 

Contact Us | Send Feedback

Licencia Creative Commons Todos los documentos publicados en este repositorio se distribuyen bajo una
Licencia Creative Commons Atribución-NoComercial-CompartirIgual 3.0 Venezuela .

SaberULA Repositorio Institucional de la Universidad de Los Andes, Mérida, Venezuela 2018.

DSpaceDSpace software copyright © 2002-2016  DuraSpace.
Theme by  Atmire NV